[대구] RTL 설계 엔지니어 (팀장급)

💰 취업축하금 50만원

기술스택

HW
FW
SW
Verilog
Processing

주요업무

• HW(IP) 개발 프로젝트 리딩 및 아키텍처 설계 (IP 스펙 정의, 아키텍처 설계, RTL 코딩 및 시뮬레이션/합성을 포함한 고성능 하드웨어 IP 개발 총괄)
• Technical leader 역할 수행 (팀 내 엔지니어들의 기술적 역량 향상을 가이드하고, 설계 및 검증 과정의 병목 현상을 해결하는 기술 중심의 리더십 수행)
• 타 개발 부서와 협업
• 고객사 기술 대응 (Pre/Post-Sales Support)

자격요건

• Verilog RTL 기반의 HW 설계 경력 (시니어/리더급 역량 보유자)
• 반도체 IP 및 HW 개발 전 과정(Front-end 전반)에 대한 깊은 이해와 실무 경험
• 프로젝트 리딩(Project Management) 및 개발 인력 매니지먼트/코칭 경험
• 논리적이고 원활한 커뮤니케이션 능력을 바탕으로 팀을 리드하고 타 부서와 조율할 수 있는 분

우대사항

• 글로벌 비즈니스 커뮤니케이션 가능자 (영어 회화 및 기술 문서 작성)
• SoC Chip 개발 및 양산(Tape-out) 경험자
• RTL 설계 외에 시스템 소프트웨어 및 펌웨어에 대한 이해도가 높은 분
• 비디오 코덱(H.264, HEVC, AV1 등) 또는 이미지 처리 알고리즘 하드웨어 가속기 설계 경험자

복지 및 혜택

• 유연근무 (Core Time만 운영)
• 점심식대 지원
• Refresh 휴가(4년근속 2주+휴가비 100만원/8년근속 3주+휴가비 500만원 등)
• 선택적 복리후생비 연 300만원 지급
• 건강검진 연 70만원 상당 제공
• 사내 동호회비 지원
• 어학 교육비 지원 등

채용절차 및 기타 지원 유의사항

• 서류전형 → 실기TEST 및 인터뷰 → 최종합격
• 채용 전형은 상황에 따라 변경될 수 있습니다.
• 입사지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.

경력: 경력 13~20년

학력: 대학교졸업(4년) 이상

마감일: 2026-12-01

근무지역

서울 강남구 테헤란로509, 7층, 8층
지도보기

기업/서비스 소개

기업상세 정보로 이동

1 / 9

[칩스앤미디어는 어떤회사인가요?]
"Video Technology Leader for Silicon HW IP"
칩스앤미디어는 반도체 설계자산 전문 기업입니다. 
반도체 설계자산은 반도체 칩에 삽입되어 특정 기능을 수행하는 블록으로 일반적으로 ‘IP’라고 하는데, 
반도체 IP중에서도 칩스앤미디어는 비디오 IP를 주력으로 연구개발합니다.  
당사의 기술은 반도체 칩 제조사에 비디오 IP를 라이선스하고, 반도체 칩 회사는 당사의 비디오 기술을 활용하여 
스마트폰이나 디지털 TV, 자동차 등의 반도체 칩을 완성합니다.
칩스앤미디어는 20여년간 비디오IP 기술을 축적하여 전세계 150여개 기업에 IP를 제공하고 있으며, 
글로벌 비디오 IP로써 최고의 기술을 보유하고 있습니다.

[대구] RTL 설계 엔지니어 (팀장급)

포지션 상세 정보

포지션 경력/학력/마감일/근무지역 정보

기업/서비스 소개