TFDR 기반 케이블 진단 하드웨어 개발

포지션 상세 정보

기술스택

FPGA
PCB
Verilog
MCU

주요업무

• 통합 진단 하드웨어 (AWG + DPO 일체형, 500 MHz 샘플링, 1 MHz–100 MHz 대역) 의 FPGA & MCU 설계·구현·검증
• ADC/DAC 인터페이스(LVDS DDR), 신호 처리 파이프라인, 통신 인터페이스 구현
• PCB Schematic 단계부터 회로 설계자와 협업, FPGA Bring-up + Hardware 디버깅
• 2-Track (배관 1 k–300 kHz / 케이블 1 M–100 MHz) 두 모델의 동시 개발 일정 관리

자격요건

• Verilog 또는 VHDL 기반 FPGA 개발 경험 (현업 2년 이상 경력 혹은 석사학위 소지자)
• FPGA Pin Mapping, Timing Constraint 작성 경험
• SPI, I2C, LVDS 등 Interface 설계 경험
• FPGA-MCU 간 통신 구조 이해
• Hardware Bring-Up 경험 보유자

우대사항

• LVDS DDR Capture 및 High-Speed Interface 경험
• FPGA 기반 Signal Processing 구현 경험 (FIR/FFT/Correlation 등)
• Analog Front-End 회로 협업 경험 (ADC 입력 범위, Gain, Noise, Bandwidth 이해)
• 측정 계측기 (DPO/AWG, VNA) 사용 경험

복지 및 혜택

[혜택 및 복지]
• 연봉 4500만원 이상, 경력 및 이전 직장 연봉 고려한 연봉 산출.
• 주거지원비 지급
• 점심식사 지원금 지급
• 추석/설 명절 선물 지급
• 간식 및 음료 제공
• 자유 복장
• 향후 추가적인 복지를 팀원들이 건의하고 같이 고민해요.

채용절차 및 기타 지원 유의사항

[전형절차]
• 전형절차 : 서류전형 → 면접전형 → 최종합격 

Work Conditions & Compensation [근무조건 및 연봉]
• 고용형태 : 3개월 수습 후 정규직 전환 ( 수습 기간 중 연봉 삭감 규정 혹은 별도 연봉 규정 없음)
• 연봉 : 면접 후 결정
• 근무시간 : 하루 8시간 근무(점심시간 1시간 제외, 코어타임 월~금 오전 10시 ~ 오후 5시), 유연근무제 적용

Place of Work [근무지]
• 경기 성남시 수정구 금토로80번길 56, 위든타워

[유의사항]
• 입사지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.
• 모집분야별로 마감일이 상이할 수 있으니 유의하시길 바랍니다.