Digital Logic 개발/분당R&D

포지션 상세 정보

기술스택

C
C#
C++
Perl
Python
TCP/IP
FPGA
Verilog
ASIC
VHDL

주요업무

ㆍSoc 개발
ㆍDigital IP 개발
ㆍVerilog RTL coding and simulation
ㆍLogic Synthesis/STA
ㆍSystem Verilog/UVM을 이용한 Verification
ㆍFunctional Safety Logic Insertion
ㆍDFT

자격요건

ㆍ경력 3~15년

우대사항

-

복지 및 혜택

- 유연 근무제 운영 / 자율 복장제 시행
- 중식비 및 주차비 지원
- 자녀 보육수당 및 학자금 지원
- 의료비 및 수술비 지원
- 어학비 지원 등 자기계발 지원
- 명절 선물 및 생일 축하금 지원
- 조직문화 행사 및 해외 워크샵 등 사내 프로그램 운영
- 4대 보험 가입

채용절차 및 기타 지원 유의사항

경기 성남시 중원구 양현로405번길 4-11 유아이빌딩 3층