포지션 상세 정보
- 기술스택
C
Java
Linux
Perl
Python
HW
FPGA
Verilog
VHDL
Shell
- 주요업무
• 개발된 HW IP의 value-added 기능 설계(RTL coding)및 검증(simulation and synthesis) 및 유지 보수 • 개발 중인 HW IP에 대한 검증 환경 setup 및 Debugging • 개발 완료된 Product에 대한 Customer 지원
- 자격요건
• 경력 5년 이상 ~ 12년 이하 • 대학교졸업(4년)이상 • 전자(공학)과 출신(학사 or 석사) • Verilog & C 기본 지식 보유
- 우대사항
• Python/Perl/JAVA/Shell Script에 대한 지식 보유 • Video Codec에 대한 지식 보유 • FPGA Development Environment 경험 • 영어 활용 가능자
- 복지 및 혜택
• 유연근무 (Core time 운영/11:30 ~ 15:30) • 점심식대 지원 • 선택적복리후생비 연 300만원 제공 • Refresh 휴가 및 휴가비 지원 • 연 70만원 상당 건강검진 제공 • 사내 세미나 활성화 등 개발 역량 향상을 위한 지원 • 영어 닉네임 사용 • 학사 신입기준 연봉 5000만원
- 채용절차 및 기타 지원 유의사항
• 서류전형 → RTL Test → 인터뷰 → 최종합격 • 채용 전형은 상황에 따라 변경될 수 있습니다. • 입사지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.
기업/서비스 소개
기업상세 정보로 이동![칩스앤미디어_[반도체 IP설계] RTL설계&검증엔지니어](https://cdn.jumpit.co.kr/images/72/20244812114801595/profile-image.png)
![칩스앤미디어_[반도체 IP설계] RTL설계&검증엔지니어](https://cdn.jumpit.co.kr/images/sarah.lee_72/20223931153903130_4032_2268.jpg)
![칩스앤미디어_[반도체 IP설계] RTL설계&검증엔지니어](https://cdn.jumpit.co.kr/images/syyun_26773/20224331154336014_2000_1673.png)
![칩스앤미디어_[반도체 IP설계] RTL설계&검증엔지니어](https://cdn.jumpit.co.kr/images/syyun_26773/20224331154334187_2000_1499.png)
1 / 9
[칩스앤미디어는 어떤회사인가요?] "Video Technology Leader for Silicon HW IP" 칩스앤미디어는 반도체 설계자산 전문 기업입니다. 반도체 설계자산은 반도체 칩에 삽입되어 특정 기능을 수행하는 블록으로 일반적으로 ‘IP’라고 하는데, 반도체 IP중에서도 칩스앤미디어는 비디오 IP를 주력으로 연구개발합니다. 당사의 기술은 반도체 칩 제조사에 비디오 IP를 라이선스하고, 반도체 칩 회사는 당사의 비디오 기술을 활용하여 스마트폰이나 디지털 TV, 자동차 등의 반도체 칩을 완성합니다. 칩스앤미디어는 20여년간 비디오IP 기술을 축적하여 전세계 150여개 기업에 IP를 제공하고 있으며, 글로벌 비디오 IP로써 최고의 기술을 보유하고 있습니다.