[반도체 설계] RTL 설계 엔지니어_경력

💰 취업축하금 50만원

기술스택

C
C++
Linux
Python
HW
FPGA
Verilog
VHDL

주요업무

• Video Codec Standard 및 Video 입출력 관련 Specification/Algorithm 분석
• HW IP 구현을 위한 Architecture 설계
 - Macro Architecture: 시스템 요구사항 기반 구조 설계 및 Control Flow 정의 및 Test Scenario 정의
 - Micro Architecture: Sub-block 단위의 구체적 구조 고안
• PPBA 에 맞는 RTL(Module), Testbench, Script 개발 및 검증 수행
• 기능 검증 및 Debug, 성능 최적화 (Performance / Power / Bandwidth / Area)

자격요건

• 경력 2년 이상
• 대학교졸업(4년)이상 (전문연구요원 가능)
• Verilog / SystemVerilog / Python 기반 설계 및 검증, Debug 능력
• C 코드 이해 및 수정 가능
• HW ASIC IP / SoC / FPGA 설계 Flow 및 EDA Tool에 대한 이해

우대사항

• Video Codec Standard에 대한 이해
• AI Tool을 활용한 HW 설계/검증 경험

복지 및 혜택

• 유연근무 (Core time 운영/11:30 ~ 15:30)
• 점심식대 지원
• 선택적복리후생비 연 300만원 제공
• Refresh 휴가 및 휴가비 지원
• 연 70만원 상당 건강검진 제공
• 사내 세미나 활성화 등 개발 역량 향상을 위한 지원
• 영어 닉네임 사용
• 학사 신입기준 연봉 5000만원

채용절차 및 기타 지원 유의사항

• 서류전형 ＞ 실기TEST ＞ 인터뷰 ＞ 최종 합격
• 채용 전형은 상황에 따라 변경될 수 있습니다.
• 이력서 내용이 사실과 다를 경우, 채용이 취소될 수 있습니다.

경력: 경력 2~7년

학력: 대학교졸업(4년) 이상

마감일: 2026-04-16

근무지역

서울 강남구 테헤란로509 SEMA TOWER 7층 칩스앤미디어
지도보기

기업/서비스 소개

기업상세 정보로 이동

1 / 9

[칩스앤미디어는 어떤회사인가요?]
"Video Technology Leader for Silicon HW IP"
칩스앤미디어는 반도체 설계자산 전문 기업입니다. 
반도체 설계자산은 반도체 칩에 삽입되어 특정 기능을 수행하는 블록으로 일반적으로 ‘IP’라고 하는데, 
반도체 IP중에서도 칩스앤미디어는 비디오 IP를 주력으로 연구개발합니다.  
당사의 기술은 반도체 칩 제조사에 비디오 IP를 라이선스하고, 반도체 칩 회사는 당사의 비디오 기술을 활용하여 
스마트폰이나 디지털 TV, 자동차 등의 반도체 칩을 완성합니다.
칩스앤미디어는 20여년간 비디오IP 기술을 축적하여 전세계 150여개 기업에 IP를 제공하고 있으며, 
글로벌 비디오 IP로써 최고의 기술을 보유하고 있습니다.

[반도체 설계] RTL 설계 엔지니어_경력

포지션 상세 정보

포지션 경력/학력/마감일/근무지역 정보

기업/서비스 소개