SoC Design Engineer

포지션 상세 정보

기술스택

Verilog
ASIC
ARM

주요업무

Job Purpose

제품 요구사항에 최적화된 SoC 사양 및 아키텍처를 수립하고, 핵심 IP 설계와 구성을 통해 시스템의 완성도를 극대화합니다. SoC 서브시스템 및 탑 컨트롤 로직에 대한 정밀한 설계와 검증을 주도하며 , 전체 ASIC Design Flow를 기반으로 유관 부서와 긴밀히 협력하여 기술 경쟁력을 갖춘 제품을 성공적으로 구현하는 역할을 수행합니다.


Principal Accountabilities

ㆍ디지털 회로 설계 (RTL – Verilog) 및 simulation 검증
ㆍPeripheral IP integration/verification
ㆍSOC TOP/Subsystem integration/verification
ㆍ회로 합성 (Synthesis)
ㆍASIC Flow (Static Analysis – Lint, CDC, RDC, STA)

자격요건

ㆍRTL 설계/검증 관심 또는 경험이 있으신 분
ㆍ전자공학, 컴퓨터 공학 또는 관련 분야 학사 이상이신 분

우대사항

ㆍAMBA interface (APB/AHB/AXI/CHI) 경험이 있으신 분
ㆍARM Architecture (Computing, Interconnect, Memory management, Debugging) 이해가 있으신 분
ㆍHigh-speed serial interface IP (PCIe, USB, MIPI 등) integration/verification 경험이 있으신 분
ㆍDRAM controller/PHY integration/verification 경험이 있으신 분
ㆍD2D/C2C IP (UCIe, CCIX, BoW, CXL) integration/verification 경험이 있으신 분
ㆍGPU, Video Codec, Display, Camera IP integration/verification 경험이 있으신 분
ㆍSOC Top (or subsystem) integration 경험이 있으신 분
ㆍASIC design flow interface 경험이 있으신 분
ㆍSoC Project leading 경험이 있으신 분

복지 및 혜택

ㆍ종합건강검진
ㆍ유급병가지원
ㆍ단체상해보험지원
ㆍ경조사지원
ㆍ명절선물
ㆍ생일선물
ㆍ중식제공
ㆍ사내스낵바무한운영
ㆍ도서구매지원
ㆍ사내도서관
ㆍ유연근무제
ㆍ주차지원

채용절차 및 기타 지원 유의사항

ㆍ서류전형  팀별면접  임원면접  최종합격
ㆍ면접일정은 추후 통보됩니다.

-접수된 서류는 채용과 무관한 곳에는 사용하지 않습니다.
-‘채용절차법’에 의거하여 반환 청구 기간 내 채용서류의 반환을 청구할 수 있습니다.
• 반환 서류 : 채용과정에서 제출한 서류 (*온라인으로 제출한 채용 서류 제외)
• 반환 청구 기간 : 결과 통지일 (채용여부가 확정된 날)로부터 180일 이내
• 반환 청구 신청 : careers@semifive.com 반환 청구 메일 신청
• 서류 반환 절차 : 신청 확인된 날로부터 14일 이내 지정한 주소지로 등기우편 발송
-지원 접수일로부터 반환 청구기간이 지난 서류는 별도의 파기 신청이 없더라도 ‘개인정보보호법’에 의거하여 지체 없이 채용 서류 일체를 파기할 예정입니다.