Digital Logic 개발/대구

포지션 상세 정보

기술스택

C
C#
C++
Perl
Python
TCP/IP
FPGA
Verilog
ASIC
VHDL

주요업무

ㆍSoc 개발
ㆍDigital IP 개발
ㆍVerilog RTL coding and simulation
ㆍLogic Synthesis/STA
ㆍSystem Verilog/UVM을 이용한 Verification
ㆍFunctional Safety Logic Insertion
ㆍDFT

자격요건

ㆍ경력 3~15년

우대사항

-

복지 및 혜택

-

채용절차 및 기타 지원 유의사항

대구 북구 연암로 40 시청별관 202동 503호(산격동)