SoC Analog 회로 IP 설계

포지션 상세 정보

기술스택

HW
Embedded
Analog
Verilog
SocketCluster

주요업무

ㆍSoC용 Alalog 회로 IP 설계(BOD, POR, LDO, PLL등)
ㆍ14nm 이하 FinFet 공정에서 저전력 아나로그 회로 설계 경험
ㆍ고속 PLL설계 경험(General purpose또는 Fractional-N type)
ㆍ레이아웃 엔지니어를 위한 Floorplan 설계 및 매칭, 고속배선 가이드
ㆍPost-silicon bring-up 및 디버깅 지원

자격요건

ㆍAnalog 회로 시뮬레이션 능력
   (noise, loop stability analysis, ad/dc/tran analsys, monte-carlo etc)
ㆍComponent 회로 및 Top level 회로 검증을 위한 테스트환경 설정 및 실행
ㆍPost-silicon 디버깅 및 성능 검증
ㆍCadence’s IC, analog circuit simulator(Spectre, hspice, finesim,
   Verification(DRC,LVS,PEX) 경험
ㆍ영어로 업무 수행 가능자

우대사항

ㆍMix analog/digtal simulation, Verilog 모델링 경험
ㆍVerilog-A 모델링 및 SKILL Coding 경험

복지 및 혜택

ㆍ종합건강검진
ㆍ유급병가지원
ㆍ단체상해보험지원
ㆍ경조사지원
ㆍ명절선물
ㆍ생일선물
ㆍ중식제공
ㆍ사내스낵바무한운영
ㆍ도서구매지원
ㆍ사내도서관
ㆍ유연근무제
ㆍ주차지원

채용절차 및 기타 지원 유의사항

ㆍ서류전형  팀별면접  임원면접  최종합격
ㆍ면접일정은 추후 통보됩니다.

-접수된 서류는 채용과 무관한 곳에는 사용하지 않습니다.
-‘채용절차법’에 의거하여 반환 청구 기간 내 채용서류의 반환을 청구할 수 있습니다.
• 반환 서류 : 채용과정에서 제출한 서류 (*온라인으로 제출한 채용 서류 제외)
• 반환 청구 기간 : 결과 통지일 (채용여부가 확정된 날)로부터 180일 이내
• 반환 청구 신청 : careers@semifive.com 반환 청구 메일 신청
• 서류 반환 절차 : 신청 확인된 날로부터 14일 이내 지정한 주소지로 등기우편 발송
-지원 접수일로부터 반환 청구기간이 지난 서류는 별도의 파기 신청이 없더라도 ‘개인정보보호법’에 의거하여 지체 없이 채용 서류 일체를 파기할 예정입니다.