포지션 상세 정보
- 기술스택
GitPerlPythonHWShell
- 주요업무
ㆍDFT Implementation ㆍSCAN insertion / ATPG / Scan Simulation (Test Compiler / TetraMax) ㆍBIST/BIRA Insertion & Simulation : Tessent MBIST / JTAG / IJTAG ㆍSDC Creation & Clean ㆍSpyglass LINT/SDC/DFT Check ㆍLogic Synthesis : DC/DCT/DCG ㆍEquivalence Check : Formality/Conformal ㆍLDRC : Logic Design Rule Check (Spyglass_LDRC) ㆍSTA (Static Timing Analysis) ㆍTiming Closure : cross-talk/noise/mttv/setup/hold fix (Prime_Time, Physical-aware ECO) ㆍLow Power Design : UPF Creation & Low power Rule Check(VC_LP) ㆍMulti-voltage, Multi power domain, Power-gating, Clock-gating. ㆍPower Analysis : Vectored / Vectorless (PTPX) ㆍImplementation 자동화 Platform 개발 ㆍSimulator & Debugger : VCS / NC-verilog / Verdi -Key Performance Measures ㆍUnderstanding SoC/ASIC design flow. ㆍPerform Hierarchical Implementation(SYN/DFT/STA/UPF) in Samsung 14nm or less process.
- 자격요건
ㆍScripting (shell, tcl, perl, phython, etc.) ㆍVersion Control system (Git, CVS, ClearCase, Perforce, etc.) ㆍBus protocol (AMBA, NoC etc) ㆍFluent in English (Business letter/email reading & writing etc.)
- 우대사항
ㆍDFT 전문성 보유 ㆍTop level DFT Architecture 설계 경험자 ㆍHPDF DFT 경험자 (Top/Block level) ㆍATE Vector setup 및 Yield 개선 업무 경험자 ㆍIJTAG(IEEE1687) 경험자 ( Tessent tool 이용 ) ㆍHierarchical implementation Flow 경험자 ㆍSEC 14nm 이하 공정 경험자 ㆍCPU (ARM Cortex Series, RISC-V 등) 1.0 GHz 이상 Hardening 경험 ㆍDVFS implementation 경험. ㆍHSI IP Hardening 경험자 (LPDDR4 PHY / PCIe PHY / Ethernet PHY / SerDes PHY) ㆍ설계 자동화 platform 개발 경험자 ㆍHigh-frequency Bus 구현 경험자
- 복지 및 혜택
ㆍ종합건강검진 ㆍ유급병가지원 ㆍ단체상해보험지원 ㆍ경조사지원 ㆍ명절선물 ㆍ생일선물 ㆍ중식제공 ㆍ사내스낵바무한운영 ㆍ도서구매지원 ㆍ사내도서관 ㆍ유연근무제 ㆍ주차지원
- 채용절차 및 기타 지원 유의사항
ㆍ서류전형 팀별면접 임원면접 최종합격 ㆍ면접일정은 추후 통보됩니다. -접수된 서류는 채용과 무관한 곳에는 사용하지 않습니다. -‘채용절차법’에 의거하여 반환 청구 기간 내 채용서류의 반환을 청구할 수 있습니다. • 반환 서류 : 채용과정에서 제출한 서류 (*온라인으로 제출한 채용 서류 제외) • 반환 청구 기간 : 결과 통지일 (채용여부가 확정된 날)로부터 180일 이내 • 반환 청구 신청 : careers@semifive.com 반환 청구 메일 신청 • 서류 반환 절차 : 신청 확인된 날로부터 14일 이내 지정한 주소지로 등기우편 발송 -지원 접수일로부터 반환 청구기간이 지난 서류는 별도의 파기 신청이 없더라도 ‘개인정보보호법’에 의거하여 지체 없이 채용 서류 일체를 파기할 예정입니다.
기업/서비스 소개
기업상세 정보로 이동
As a Physical Implementation Engineer, you will participate in the synthesis, SDC Clean(GCA), Eauivalence check, DFT(BIST/BIRA/SCAN) Design&verification, UPF low power design and Static Timing Analysis(Timing Closure).