포지션 상세 정보
- 기술스택
PythonASIC
- 주요업무
• SoC Physical Design(Back-end) 설계 업무 • SoC P&R(Floorplan, Placement, CTS, Routing) 및 Timing Closure • Full-chip / Top-level 관점의 Physical Design 수행 • Physical Verification (DRC / LVS) • Signoff Power Estimation, Analysis & Verification • On-chip PSI 분석 • Physical Design 관점의 SoC 이슈 분석 및 PDI 참여 • 보스반도체 SoC 설계 리더들과 공동 리뷰 및 문제 해결 • 글로벌 고객 기술 이슈 대응
- 자격요건
• 학력 : 대졸 이상 • 경력 : 경력 3년 ~ 10년 • Physical Implementation(P&R) 및 Physical Verification(PV)에 대한 이해 • ASIC / SoC 설계 Flow 및 설계 방법론 이해 • Multi-Power / Low Power Design 및 UPF 이해 • TCL 또는 Python 기반 Script 활용 경험자 • Physical Implementation(Floorplan & P&R) 실무 경험자 • Physical Verification(Sign-off DRC / LVS) 경험자 • CPU / GPU Hardening 경험자 • SoC 또는 ASIC Physical Design 경험 보유자
- 우대사항
• SoC Full-chip Physical Design & Implementation 경험자 • SoC Full-chip Physical Verification 경험자 • Script(TCL, Python) 작성 가능자 • 고속 / 고전력 Chip Off-chip PSI 분석 경험자 • 초미세공정 SoC 프로젝트 경험자
- 복지 및 혜택
• Flexible Work Hours : 시차 출근제 운영 (오전 7시 ~ 10시) • 패밀리 Day : 매월 마지막 금요일 12시 퇴근 가능 • Healthy Meal 제공 (일 3식) • Vitamin Day : 매주 수요일 제철과일 간식으로 비타민 에너지 충전 • Personalized Savory Snacks & Coffee & Tea • Motion Arm/Motion Desk : 건강한 근무 환경을 위해 개별 선택 가능 • 건강검진 프로그램 : 40세 이상 매년 지원 / 40세 이하 격년 지원 • 글로벌 역량 강화 지원 • 최적의 개발 환경 제공 : 듀얼 모니터 및 HPC 서버
- 채용절차 및 기타 지원 유의사항
[전형절차] • 서류전형 - 1차면접 - 2차면접 (임원 또는 CEO) - 최종합격 (※ 면접일정은 추후 통보됩니다.)
기업/서비스 소개
기업상세 정보로 이동
(주)퀀터라인(Quantaline)은 BOS Semiconductors(보스반도체) 100% 자회사로, 글로벌 고객을 대상으로 초미세공정 기반 SoC의 문제 해결(PDI)을 수행하는 전문 엔지니어링 조직입니다. 저희는 글로벌 자동차 OEM, AI, 데이터센터 및 고성능 시스템 기업을 대상으로 삼성 파운드리 2nm / 4nm / 5nm 기반 SoC 프로젝트를 수행하고 있으며, 단순한 Design Service Provider(DSP)가 아닌 실제 제품 수준의 SoC 이슈를 해결하는 기술 조직으로 운영되고 있습니다. 퀀터라인은 보스반도체의 SoC 설계 조직과 긴밀하게 협업하며, 설계–검증–Physical Design–PDI–고객 기술 대응까지 SoC Full Value Chain 경험이 가능한 조직입니다. 현재 Mobility, AI, 고성능 SoC를 중심으로 글로벌 고객 과제를 수행하며 빠르게 성장하고 있습니다.