Technical Program Management

포지션 상세 정보

기술스택

Orcad
Autocad

주요업무

ㆍ칩개발 단계 이해 및 일정관리, 개발일정 지연 Risk 요소를 발굴하고 주도적으로 관리
ㆍ첨단 반도체 개발에 필요한 모든 기술지원 절차를 이해하고 단계별 실질적인 관리 프로그램
(Risk hedge)을 설정, 관리
ㆍ최상의 결과를 창출하기 위해 다양한 개선 프로세스를 추진
ㆍ과제 비용 산출을 위한 Design Resource 파악

자격요건

ㆍ컴퓨터 또는 전기 공학 또는 기타 기술 분야의 학사 학위 
ㆍ반도체 유관 업계에서 10년 이상의 경력
ㆍASIC 개발 또는 관리에 대한 실무 경험
ㆍ팀 간 위험을 사전에 관리하고 프로젝트 스케줄링 경험
ㆍ부서간 또는 외부 팀/회사 간 프로젝트 관리 경험

우대사항

ㆍ컴퓨터 공학, 전기/전자 공학 또는 반도체 관련 기술 분야의 석사 학위
ㆍ5년 이상의 설계 업계 경력
ㆍ선단 공정 노드(14nm ~ 3nm)를 활용한 함께 SOC 칩 개발 및 ASIC 설계 서비스 분야 경험
ㆍ원활한 대인 관계 기술, 반도체, 시스템을 다루는 다양한 팀 내에서 효과적으로 관계를 
구축하고 협업할 수 있는 능력
ㆍ리더십과 뛰어난 커뮤니케이션 기술을 바탕으로 역동적이고 빠른 환경에서 효율적으로 
멀티태스킹 수행하면서 조직의 강점을 이끌어 내는 능력
ㆍ소프트웨어, 시스템, 아키텍처, 칩 설계, DFT, 테스트 및 보증(Qualification/Reliability), 
Packaging 및 마케팅 팀 등 여러 조직 간 기능과 상호 작용을 이해하고 충돌없이 과제 진행

복지 및 혜택

ㆍ시차출퇴근제
ㆍ능력별 스톡옵션 부여
ㆍ조식, 중식, 석식 제공
ㆍ간식/커피 무제한 제공
ㆍ최적의 개발환경 제공 (듀얼모니터/HPC서버)
ㆍ모션데스크 지원
ㆍOn-Site 외국어 학습지원
ㆍ기술도서 구매지원
ㆍ건강검진 프로그램 제공

채용절차 및 기타 지원 유의사항

[Key word]
ㆍSOC design, ASIC design flow, DFT(Design for Testability), Physical Design(PnR, Timing)
ㆍPDK/DK, SOW(State of Work) for Chip design, Package PCB design flow, Test(EDS, ATE, SLT)
ㆍChip Reliability and Qualification
[전형절차]
ㆍ서류전형 → 직무/인성면접 → CEO 티타임 → 입사오퍼 → 채용검진 → 입사