DFT Engineer

포지션 상세 정보

기술스택

HW
Embedded
Verilog

주요업무

ㆍDFT Implementation
    - SCAN insertion / ATPG / Scan Simulation
       ㆍ Siemens Tessent flow
       ㆍ Synopsys Test Max flow
    - BIST/BIRA Insertion & Simulation : Tessent MBIST / JTAG / IJTAG
    - Advanced DFT : 3D-IC, ISO26262, scan dump
    - TOP DFT Architecture Design
    - ATE Vector setup
    - Yield improve
ㆍSDC Creation & Clean
ㆍSpyglass LINT/SDC/DFT Check
ㆍLogic Synthesis : DC/DCT/DCG
ㆍEquivalence Check : Formality/Conformal
ㆍSTA (Static Timing Analysis)
ㆍSimulator & Debugger : VCS / NC-verilog / Verdi

자격요건

ㆍ전기전자/컴퓨터공학 학사 후 경력 5 년 이상 또는 석사 후 경력 3 년 이상
ㆍDFT 설계 업무 경력 3년 이상
ㆍSOC 설계 flow 및 설계 방법론에 대한 이해
ㆍSTA (Static Timing Analysis) constraints 및 SDF simulation 에 대한 경험
ㆍVerilog, SystemVerilog 를 활용한 RTL 논리회로 설계 경험
ㆍDFT specification 을 이해 및 결정하고 회로로 구현할 수 있는 능력
ㆍSOC architecture 경험

우대사항

ㆍ석사/박사학위 수여자

복지 및 혜택

ㆍ종합건강검진
ㆍ유급병가지원
ㆍ단체상해보험지원
ㆍ경조사지원
ㆍ명절선물
ㆍ생일선물
ㆍ중식제공
ㆍ사내스낵바무한운영
ㆍ도서구매지원
ㆍ사내도서관
ㆍ유연근무제
ㆍ주차지원

채용절차 및 기타 지원 유의사항

ㆍ서류전형  팀별면접  임원면접  최종합격
ㆍ면접일정은 추후 통보됩니다.

-접수된 서류는 채용과 무관한 곳에는 사용하지 않습니다.
-‘채용절차법’에 의거하여 반환 청구 기간 내 채용서류의 반환을 청구할 수 있습니다.
• 반환 서류 : 채용과정에서 제출한 서류 (*온라인으로 제출한 채용 서류 제외)
• 반환 청구 기간 : 결과 통지일 (채용여부가 확정된 날)로부터 180일 이내
• 반환 청구 신청 : careers@semifive.com 반환 청구 메일 신청
• 서류 반환 절차 : 신청 확인된 날로부터 14일 이내 지정한 주소지로 등기우편 발송
-지원 접수일로부터 반환 청구기간이 지난 서류는 별도의 파기 신청이 없더라도 ‘개인정보보호법’에 의거하여 지체 없이 채용 서류 일체를 파기할 예정입니다.