포지션 상세 정보
- 기술스택
Verilog
C
C++
- 주요업무
• AI Workload를 처리하기 위한 CPU 개발 (RISC-V 기반) • RTL (Verilog/SystemVerilog) 설계 • Processor 설계/검증 환경 및 툴 개발
- 자격요건
• 경력: 2년 이상 해당 전문 분야 종사 • 전자공학 또는 컴퓨터공학 (혹은 유사 학과) 석사 이상의 학위를 소지하신 분 • 해외 여행에 결격 사유가 없으신 분 [필요 스킬] • RISC-V Architecture에 대한 전문 지식 • RTL (Verilog/SystemVerilog) 설계 경험 • Processor Simulator 사용 및 Processor 검증
- 우대사항
• CPU/GPU/NPU 개발 경험이 있으신 분 • Computer System Architecture Simulator, Instruction Set Simulator 관련 경험자 우대 • C/C++ 프로그래밍 경험자 우대 • 취업 보호 대상자 (보훈, 장애 등)는 관련 법령에 의거하여 우대
- 복지 및 혜택
• 업무 방식: 자율 출퇴근 (선택적 근로시간제), 자율적 업무 환경, 수평적 조직 문화 (영어 닉네임 사용) • 근무 환경: 중식비 지원, 간식 및 음료 무한 제공, IT 바우처 지급 • 건강 관리: 단체 상해보험 가입, 의료비 지원, 종합 건강검진 • 자기계발: 도서 (업무/개인) 구입비 지원, 영어 학습비 지원 • 기타: 경조사 지원 (경조 휴가, 경조금, 상조 서비스 등), 명절 선물 지급, 생일 반차 제공
- 채용절차 및 기타 지원 유의사항
[채용 절차] • 서류 접수 > 1차 직무 인터뷰 > 2차 리더십 인터뷰 > 최종 합격 [지원 서류] • 서류 전형 : 이력서 및 자기소개서(필수), 포트폴리오(선택) • 지원 시 합격 여부와 관계없이 메시지를 전달해 드립니다.
기업/서비스 소개
기업상세 정보로 이동![오픈엣지테크놀로지_[NPU] RISC-V Processor Design Engineer](https://cdn.jumpit.co.kr/images/jnyoon_106/20250114110128540_567_378.png)
![오픈엣지테크놀로지_[NPU] RISC-V Processor Design Engineer](https://cdn.jumpit.co.kr/images/286598/20243506163511052_761_405.jpg)
1 / 2
오픈엣지 PHY팀은 Memory PHY IP를 직접 설계하고, 반도체로 제작하여 검증한 후 팹리스나 디자인 하우스에 공급하는 팀입니다. PHY팀은 기개발된 LPDDR5/4, GDDR6 PHY 등을 통해 기술을 선도하고 있습니다. PHY는 Digital과 Analog가 만나는 접점을 포함하기 때문에 넓은 경험이 가능하고, Memory I/F 중 가장 고속으로 동작해야 하기 때문에 개발 난이도가 높은 편입니다. 하지만 진입 장벽이 높은 만큼 관련 기술을 익히면 대체 불가능한 전문가로 성장할 수 있습니다.