SoC RTL Design Engineer

포지션 상세 정보

기술스택

C
C++
Python
Verilog

주요업무

□ 부서 업무 소개
보스반도체의 SoC 설계팀은 자율주행 SoC를 비롯한 여러 SoC 제품의 설계를 진행하고 있습니다. 
3rd party IP 및 각종 in-house IP를 이용해 기능 뿐 아니라, PPA(Power, Performance, Area)에서 최고의 경쟁력을 가질 수 있도록 SoC 아키텍처 설계 및 구현을 진행하고 있으며, 빠른 시간내에 버그 없는 IP, block, SoC 설계를 위해 많은 설계 과정을 자동화하고 있습니다. 현재 업계에서 사용되고 있는 가장 높은 수준의 state-of-art 기술을 채택하여 설계를 진행하고 있습니다.

 □ 주요 업무
IP/서브시스템 설계 및 Full chip 통합
ㆍSoC 아키텍처 설계
- 버스 아키텍처 설계, 시스템 아키텍처 설계, 시스템 분석

ㆍFull chip SoC 설계
- Full chip 및 서브블록 통합
- Full chip 레벨 프론트엔드 작업(Lint, CDC, Formality, SDC 스크립트 작성 포함)

ㆍIP 및 서브시스템 설계
- PCIe, MIPI CSI/DSI, USB, Ethernet과 같은 고속 인터페이스 설계
- CPU, GPU, NPU, DSP, 디버거, 인터럽트 컨트롤러, MMU, 캐시, 버스 인터커넥트 등 프로세서 서브시스템 설계
- Clock controller, Power controller, System monitors, OTP controller와 같은 시스템 IP 설계

자격요건

ㆍ학력 : 대졸이상
ㆍ학사 이상의 학위 소지하신 분
ㆍ주요 업무 상 설계 분야에서 2년 이상의 근무 경험이 있으신 분
ㆍVerilog 또는 System Verilog를 활용한 기본 RTL 설계 지식
ㆍEDA 툴 사용 경험
ㆍP/Subsystem/Block 설계 경력
ㆍ해외여행에 결격 사유가 없으신 분

우대사항

ㆍ자동차용 반도체 칩 설계 경력
ㆍFull chip 설계 경력
ㆍC, C , Python, Tcl 언어 사용 경험
ㆍ비즈니스 영어 의사소통 능력을 보유하신 분

복지 및 혜택

□ Flexible Work Hours : 유연한 07~10시 시차 출근제 운영

□ 패밀리 Day : 매월 마지막 금요일 12시 퇴근 가능

□ Healthy Meal 제공 (일 3식)
- 회사 제공 Take out Meal(샌드위치, 김밥, 컵밥)로 아침 시작
- 4개의 구내식당에서 점심 & 저녁 선별 취식 가능

□ Vitamin Day : 매주 수요일 제철과일 간식으로 비타민 에너지 충전

□ Personalized Savory Snacks & Coffee & Tea
- 피곤한 아침 & 나른한 오후 & 출출한 저녁 시간.
BOS 휴게 공간에서 건강 간식으로 에너지 Full charging 가능합니다.

□ Gym 이용 : 건물내 Gym시설 월 1.5만원 이용 가능

□ Motion Arm/Motion Desk : 건강한 근무 환경을 위해 개별 선택 가능.

□ 건강검진 프로그램 : 40세↑ 매년, 40세↓ 격년 지원

□ 시간차 휴가 운영 : 1시간 단위 연차 운영, 연차 활용도 제고

□ 글로벌 역량 강화 지원
- 한국인 임직원 주 2회 영어 수업 제공, 외국인 임직원 한국어 수업 제공

□ BOS 임직원 Mall : 삼성전자 제품 임직원 가격 구매

□ 사내동호회 운영 : 현재 4개(탁구, 독서, 싸이클, 농구) 동호회 운영 중

□ 멘토/멘티 운영 : 신규입사자 Soft-landing을 위한 멘토/멘티 지원

□ 최적의 개발 환경 제공 : 듀얼 모니터 및 HPC서버

함께 일하는 모두의 건강하고 즐거운 BOS문화을 만들고자
BOS의 복지는 지속적으로 진화해 나갑니다.

채용절차 및 기타 지원 유의사항

ㆍ서류전형 >1차면접>2차면접>최종합격
ㆍ면접일정은 추후 통보됩니다.