[분당 R&D]Digital Logic 개발자 채용(경력 12~15년)

포지션 상세 정보

기술스택

Verilog
C
C++
C#
Python
VHDL
FPGA
TCP/IP
ASIC
Perl

주요업무

ㆍSoc 개발
ㆍDigital IP 개발
ㆍVerilog RTL coding and simulation
ㆍLogic Synthesis/STA
ㆍSystem Verilog/UVM을 이용한 Verification
ㆍFunctional Safety Logic Insertion
ㆍDFT

자격요건

ㆍ경력 12~15년

우대사항

-

복지 및 혜택

-

채용절차 및 기타 지원 유의사항

경기 성남시 중원구 양현로405번길 4-11 유아이빌딩 3층