[분당 R&D]Digital Logic 개발자 채용

포지션 상세 정보

기술스택

C++
TCP/IP
ASIC
Python
Verilog
VHDL
FPGA
C
C#
Perl

주요업무

ㆍSoc 개발
ㆍDigital IP 개발
ㆍVerilog RTL coding and simulation
ㆍLogic Synthesis/STA
ㆍSystem Verilog/UVM을 이용한 Verification
ㆍFunctional Safety Logic Insertion
ㆍDFT

자격요건

ㆍ경력 3년 이상

우대사항

-

복지 및 혜택

-

채용절차 및 기타 지원 유의사항

근무지 : 경기도 성남시 분당구 양현로405 4-11, 3층