SOC RTL 설계 엔지니어 모집

포지션 상세 정보

기술스택

Verilog

주요업무

• Automotive Application Processor 설계 Project 참여
• TOP level / Block level / IP level의 설계 및 검증(RTL design / verification / synthesis / STA / Lint / CDC / DFT 등)

자격요건

• 학력/전공 : 학사 이상 / 전자, 전기, 컴퓨터 공학 전공자
• 경력 : 무관
• RTL 설계 및 검증 가능자

우대사항

• 석사 및 경력 2~12년차 이내
• 자동차 관련 반도체 프로세스 경험자(ISO26262 및 CMMI 등)
• CPU / DSP / GPU / NPU / VIdeo Codec IP 및 AMBA (AXI3/AXI4) 기반 SOC 설계 유경험자
• High Speed Interface IP (USB / eMMC / MIPI / DDR4 / ETHERNET 등)  
• IP 설계 및 검증 유경험자
• 스크립트를 이용한 RTL 설계 및 검증 자동화 툴 개발 유경험자
• System Verilog UVM 기반 verification 유경험자
• 단위 IP 레벨 또는 full chip 레벨의 Synthesis / STA 유경험자
• 외국어(영어, 중국어) 가능자

복지 및 혜택

모두가 행복하고 편안한 복리후생제도를 지원합니다. 

[구성원의 선택을 존중합니다.]
• 내맘대로 시차출퇴근제
　- 그날그날 컨디션이나 개인일정에 맞춰 자유롭게 출근하세요.
• 자유로운 휴가사용
　- 묻지도 따지지도 않고 결재해드립니다.

[다양한 복지제도를 즐기세요]
• 선택적 복지비 지원
　- 놀이공원, 운동, 학원, 호텔, 미용실 등 다양한 활동을 즐기세요!
• 대가족 환영! 가족수당 지급
　- 가족 수 마다 추가되는 수당으로 양육비에 보탬이 되어드릴게요
• 장기근속자 포상 휴가와 여행경비 지급
　- 5년, 10년, 20년 근속마다 장기 휴가와 경비까지 아낌없이 드려요!

[생활의 울타리가 되어 드릴게요]
• 자녀 학자금 지원
　- 유치원부터 대학교까지 자녀의 교육비에 보탬이 되어드릴게요
• 종합 건강검진
　- 배우자와 가족의 건강까지 생각합니다!
• 주택 대출이자 지원

[최상의 환경을 만들어 드릴게요]
• 몰입할 수 있는 근무환경
　- 업무에 필요한 장비를 취향에 맞춰 지원합니다.
• 시간과 비용에 구애받지 않는 점심식사
　- 구내식당과 40여곳의 판교 맛집을 무료로 이용하세요!
　- 둘째, 넷째주 목요일은 점심시간이 무려 2시간!!

채용절차 및 기타 지원 유의사항

[전형일정]
• 서류전형 > 1차 면접 > 온라인 인성검사 > 2차 면접 > 최종합격