포지션 상세 정보
- 기술스택
- VHDLVerilogFPGA
- 주요업무
• VHDL or Verilog(VHDL 선호)기반의 디지털 로직(RTL) 설계 • Xilinx Vivado 개발 환경 • Test Bench 작성 및 ModelSim, ISim등 Simulation • 영상처리 개발 경험(ToF 카메라 개발) • 현재 능력보다 앞으로의 발전에 가능성 중시
- 자격요건
• 학력 : 관련 학과(컴퓨터공학) 학사 졸업자 이상 • 경력(업계경력) : 5 ~ 10년 정도의 경력(그 이상도 가능)
- 우대사항
• 대학원 졸업자 • 회로도 분석 가능자
- 복지 및 혜택
• 시차출퇴근제 운영 • 생일자 유급휴가 지급 • 장기근속휴가 지급(3년 마다) • 가정의날 운영(매월 마지막 금요일) • 식사 지원(식권어플) • 건강검진 지원 • 명절선물 지급 • 소통지원비 지원 • 근무시 자율복장 • 수평적인 조직문화
- 채용절차 및 기타 지원 유의사항
[채용절차] • 서류전형 > 1차면접 > 2차면접 > 최종합격 [지원시 주의사항] • 기술역량에 대해 참고할 수 있는 포트폴리오를 제출 부탁드립니다.
포지션 경력/학력/마감일/근무지역 정보
- 경력
- 경력 5~10년
- 학력
- 대학교졸업(4년) 이상
- 마감일
- 2023-08-21
- 근무지역
- 경기 성남시 분당구 대왕판교로 660 B동 702호 (삼평동, 유스페이스1)
기업/서비스 소개
기업상세 정보로 이동1 / 3
• 딥인사이트 홈페이지: www.dinsight.ai • 딥인사이트 공식 유튜브: https://youtu.be/cJ9AOPTc0IU