포지션 상세 정보
- 기술스택
HWMCUVerilog
- 주요업무
• IP / SOC RTL Verification • IP level RTL Design • SOC RTL Integration Design
- 자격요건
• 대학교 졸업(4년) 이상 • 동일 직종 3년 이상 경력 • IP or SOC RTL Design with Verilog-HDL(over 3 years) • IP or SOC RTL Verification(over 3 years) • Cadence/Synopsys simulator tool experience
- 우대사항
• Systemverilog based Design or Verification • UVM based Verification & Coverage for IP or SOC Level • UVM based Verification Environment Setup • Synopsys/Cadence UVM based VIP Verification Integration • MCU/CPU based Design/Verification • Magillem design integration tool • Top Design RTL integration • Design Synthesis/Formal/DFT/SDC
- 복지 및 혜택
• 건강검진 • 퇴직연금, 상여금, 4대보험 • 명절선물/귀향비, 크리스마스 선물 • 각종 경조사비, 경조휴가 • 카페테리아, 주 1회 간식데이 • 사내 동호회 운영 • 자유복장, 회식강요 없음
- 채용절차 및 기타 지원 유의사항
• 서류전형 > 임원면접 > 최종합격 ※ 서류 및 면접 합격자에게만 통보
