HW 디지털 설계 Engineer

포지션 상세 정보

기술스택

HW
C++
ASIC
Python
FPGA
Verilog
C
Perl

주요업무

• Spec definition, Macro/Micro 아키텍처 설계, RTL 코딩, Simulation and Synthesis을 포함한 모듈 개발
• Scripting tool을 사용하여 기존 RTL 블록과 검증 환경을 유지 및 향상
• Software development team과 협업

자격요건

• ASIC/SOC/FPGA 개발 경험
• Verilog HDL 및 C/C+를 사용한 설계/검증에 대한 전문 지식
• AMBA AXI와 memory sub• system에 대한 지식
• RTL simulation, debugging, synthesis, and lint/CDC을 위한 EDA 툴의 기술 보유

우대사항

-

복지 및 혜택

• 유연근무 (Core Time만 운영)
• 점심식대 지원
• Refresh 휴가(4년근속 2주/8년근속 3주+휴가비 500만원 등)
• 선택적 복리후생비 연 300만원 지급
• 건강검진 연 70만원 상당 제공
• 사내 동호회비 지원
• 어학 교육비 지원 등

채용절차 및 기타 지원 유의사항

[채용 절차]
• 서류 합격 > 온라인 적합성TEST > 실기TEST 및 1차 인터뷰 > 동료 인터뷰 > 최종합격 
※ 상황에 따라 절차가 변동될 수 있습니다.

[지원 시 주의 사항]
• 3개월의 수습기간을 예정하고 있습니다.(수습기간 동일 급여/복리후생 적용)